AMD Spartan™ UltraScale+ ™ アーキテクチャ: I/O リソースの概要

2025.2

AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。

目的 01


AMD Spartan™ UltraScale+ ™ FPGA が高速 I/O インターフェイスの課題をどのように解決するかを確認する

目的 02

Spartan UltraScale+ アーキテクチャの I/O バンク* のタイプと機能を説明する

目的 03

Spartan UltraScale+ アーキテクチャの I/O リソース (コンポーネント モードとネイティブ モード) について説明する



**このモジュールで説明する一部の機能は、将来のリリースでツールでサポートされる予定です*

© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

I/O インターフェイスの課題

考慮すべき I/O インターフェイスの課題

課題 1	シグナル インテグリティを維持したまま高速動作 • ソース同期動作(クロック転送) • システム同期動作 (共通システム クロック) • 信号の反射を避けるための伝送線路の終端	**課題 3**	シングル データ レート (SDR) またはダブル データ レート (DDR) インターフェイス
課題 2	幅広のパラレル バスでデータを送受信 • バススキューとクロックタイミング誤差の補正 • シリアルデータとパラレルデータ間の変換 • 非常に高いビット レート (> 1 Gb/s)	**課題 4**	さまざまな規格へのインターフェイス • さまざまな電圧、駆動強度、プロトコル

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O リソース 機能

01
I/O バンクの I/O タイルには、IOB、ILOGIC/ISERDES、OLOGIC/OSERDES、および IODELAY のリソースがあります。

02
幅広い電圧範囲
- 1.0V～3.3V

03
多様な I/O 規格
- シングルエンドおよび差動
- 参照入力
- 3 状態サポート


04
非常に高いパフォーマンス
- DDR4x/5 で最大 3200 Mb/s のシングルエンド

05
高度なシグナル インテグリティ
- 送信機プリエンファシス
- レシーバ イコライゼーション

06
低消費電力
- 消費電力を削減する機能

07
デジタル制御インピーダンス

08
標準メモリとの簡単なインターフェース
- QDRII+ および DDR4 のハードウェアサポート



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O 論理リソースと電気リソース

I/O 論理リソース

I/O 電気リソース

© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

I/O 論理リソース

I/O 論理リソース: ILOGIC/OLOGIC

I/O論理リソース: IODELAY

- ILOGIC/OLOGIC
  - ILOGICE3/OLOGICE3 (HP I/O バンク)
  - 次のような操作をサポートします。
    - エッジ トリガ D フリップフロップ、IDDR、レベル感度ラッチ、非同期/組み合わせ機能
- ISERDES
  - 入力直列-並列ロジックリソース
  - 高速なソース同期アプリケーションの実装
  - データおよび3ステート制御専用のデシリアライザー(SDRおよびDDRモード)
- OSERDES
  - 並列シリアル ロジック リソースを出力
  - 高速ソース同期アプリケーションの実装
  - データおよび3ステート制御専用シリアライザ(SDRおよびDDRモード)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O 論理リソース

I/O 論理リソース: ILOGIC/OLOGIC

I/O論理リソース: IODELAY

IDELAY/ODELAY

- IDELAYE3 - ILOGICE3/ISERDESE3 ブロックに接続されている
- ODELAYE3 - ILOGICE3/ISERDESE3 ブロックに接続されている
- IDELAYE3/ODELAYE3 は、キャリブレーション済みタップ解像度を備えた 512 タップのラップアラウンド ディレイ プリミティブです

IDELAYCTRL

- IDELAYE3プリミティブまたはODELAYE3プリミティブがインスタンス化された場合は、IDELAYCTRL モジュールもインスタンス化する必要があります
- リージョン内の個々のディレイタップ(IDELAY/ODELAY)を連続的にキャリブレーションします。

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O 電気リソース

PピンとNピンは次のように構成できます。


- 個々のシングルエンド信号
- 差動ペア

レシーバは標準CMOSまたは電圧コンパレータにすることができます

- 標準CMOSの場合
  - グランド「近傍」時のロジック 0
  - ロジック 1 V CCO "に近い" 場合
- ディファレンシャル
  - $V_P < V_N$ のときのロジック 0
  - ロジック 1 $V_P > V_N$

V_{REF}を参照

- V_{REF}未満の場合、ロジック0
- ロジック 1 が V REF を超える場合



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

VREF を理解する

- 各バンクの基準電圧
- 専用の V REF ピンを介して外部から供給することも、内部で生成できる参照規格を提供します。
- バンクごとに 1 つの専用 V_{REF} ピン
  - 外部V REFを使用する場合は、適切な電圧に接続してください
  - 内部 V REF を使用する場合、または V REF を使用しない場合はグランドに接続します。
- 内部 V_{REF} は V CCO 電源から生成されます
  - 電圧はINTERNAL_VREF属性によって決まります
    - 有効な値は 0.60、0.675、0.70、0.75、0.84、または 0.90 (ボルト単位) です
- 内部 V_{REF} は、HPIO_VREF プリミティブを使用して HP バンクで動的に調整できます
  - ファブリック制御のインターフェイスを提供し、V_{REF} スキャンでデータアイを最大化可能
  - 各HPIO_VREFは、バンク内のピンの1/4(1バイトグループ)に対して$_{V\ REF}$を調整します

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O の多様性

- 各ピンは、入力、出力(3ステートを含む)、または双方向(入力/出力)として構成できます
- 隣接するほとんどのピンペアは差動I/Oで使用できます
- 各 I/O は、次のような 40+ の電圧およびプロトコル規格をサポートしています。
  - 従来型 I/O
    - LVCMOS (1.2V～3.3V)、LVTTL
    - プログラム可能なスルーレートをサポート
      - 人事バンクにとっては遅いか速いか
      - 低速、中速、または高速 (HP 銀行向け)
    - プログラム可能な駆動強度(2mA～16mA)をサポート
  - 参照 I/O
    - HSTL (1.2V、1.5V、1.8V)、SSTL (1.8V、1.5V、1.35V、1.2V)、HSUL (1.2V)、POD (1.0V、1.2V)
  - 差動 I/O
    - LVDS (1.8V、2.5V)、LVPECL、TMDS、PPDS、Mini-LVDS、BLVDS、SUB_LVDS、SLVS_400

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q シングル データ レート モードとダブル データ レート モードの両方で動作するには、どの課題が関係していますか。

- シグナル インテグリティを維持したまま高速動作
- 幅広並列バスでデータを駆動および受信
- さまざまな電圧の異なる規格とのインターフェース
- SDR モードと DDR モードの両方でシグナル インテグリティを維持

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: SelectIO の概要

Spartan™ UltraScale+ ™ ファミリの特長:



HP と HD I/O はほかの UltraScale+ デバイスに搭載されているものと似ていますが、Spartan UltraScale+ ファミリには、真にユニークな XP5IO に加えて微妙な違いがあります

デバイスごとに使用可能なバンクの詳細は、次のとおりです。*UltraScale アーキテクチャおよび製品データシート: 概要* (DS890)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: I/O バンク タイプ

HP I/O バンク

HD I/O バンク

XP5IO バンク

HP I/O バンク

- 高性能インターフェイス (1.0V ～ 1.8V) 用に設計
- 高速規格対応: LVDS、POD、SSTL、MIPI
- 第 4 世代メモリ インターフェイス (DDR4/LPDDR4) および MIPI D-PHY に対応する堅牢な PHY

主な特長:

- 専用 PHY (クロックとデータ間の位相調整)
- 校正済み内部終端
- 受信 CTLE イコライゼーション
- プリエンファシス

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: I/O バンク タイプ



HD I/O バンク

- 幅広い電圧(1.2V～3.3V)をサポートする低速インターフェイス
- 基本的なSDR/DDR専用レジスタ
- クロック・アライメント用の未校正終端およびゼロ・ホールド(ZHOLD)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: I/O バンク タイプ



XP5IO バンク

- Spartan™ UltraScale+ ™ アーキテクチャ独自の
- 1.0V～1.5Vの電源範囲で動作
- LPDDR5 および高速 MIPI D-PHY インターフェイスに最適

注: 従来の IOL リソース (IDDR、ODDR、IODELAY) は含まれていません。ファブリック アクセスに利用可能な PHY バイパス

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O バンクの種類: 機能の違い

機能	HP I/O バンク	HD I/O バンク	XP5IO バンク
サポートされる電源電圧範囲	1.0V～1.8V	1.2V～3.3V	1.0V～1.5V
PHY サポート	ISERDES/OSERDES	非対応	PHY
MIPI サポート	D-PHY	非対応	D-PHY
メモリ サポート	DDR4	非対応	LPDDR5
LVDS シグナリングのサポート	入出力(1.8V)	入力のみ外部終端 LVDS をサポート	入出力(1.5V)
内部終端	校正済みおよび未校正(40Ω、48Ω、60Ω)、差動入力終端	未校正 48Ω 終端のみ	校正済み (40Ω、48Ω、60Ω)、差動入力終端
イコライゼーション	CTLE	非対応	CTLE
専用クロック マネージャー	PLL/MMCM	非対応	PLL/MMCM
データ アライメント機能	高速ダイナミック位相 専用 PHY によるアライメント	ZHOLD	高速ダイナミック位相 専用 PHY によるアライメント

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: XP5IO アーキテクチャ

XP5IO バンクの専用 PHY は、高性能 I/O インターフェイス **(LPDDR5** および **MIPI D-PHY)** をサポート

各 XP5IO バンクには 11 個の PHY ニブルが含まれています

各 PHY ニブルは 6 つの NIBBLESLICE で構成され、それぞれ 6 つの I/O ピンを使用し、バンクごとに合計 66 ピン

NIBBLESLICEのコンポーネントと操作

各 NIBBLESLICE は、次のもので構成されています。

- シリアライザー
- デシリアライザー
- I/O 遅延
- レシーバ FIFO

NIBBLESLICEは次のように動作できます。

- 送信機
- 受信機
- 双方向回路

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

XP5IO アーキテクチャ: PHY 機能を統合

XP5IO PHY には、最適なパフォーマンスを実現するためのいくつかの高度な機能が組み込まれています。

01	電圧および温度補償 (VTC) と内蔵セルフキャリブレーション (BISC) により、自動遅延調整と最適なデータ アイ センタリングを実現
02	I/O 遅延をプログラム可能に制御
03	レジスタ インターフェイス ユニット (RIU) へのアクセスによる包括的な PHY 機能制御
04	受信機および送信機機能のクロック生成
05	トライステート制御およびTX-RXループバック
06	クロックとデータ位相の関係が不明なレシーバ・インターフェースのシリアル・モードをサポート

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q 各機能の I/O バンク タイプを特定します。

機能	I/O バンク タイプ
LPDDR5 および MIPI D-PHY 対応の Spartan™ UltraScale+ ™ デバイス独自の機能	
高速メモリおよびチップ間インターフェイス (1.0V ～ 1.8V) 向けに設計	
主に広い電圧範囲 (最大 3.3V) の低速インターフェイス向け	

- HP I/O バンク
- HD I/O バンク
- XP5IO バンク

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O リソース


01 コンポーネントモード

02 ネイティブ モード

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

コンポーネントモード

- コンポーネント モードは、デバイスの移行を容易にすることを目的とした従来のサポート モードです
- 最大 1250 Mb/s のデータ レートをサポート
- グローバル クロッキングを使用するため、ノイズが増加してパフォーマンスが制限される
- 柔軟性のPが良い
- I/O ペアあたり 2 ブロックのロジック
  - 1 つのマスターと 1 つのスレーブ
  - 独立または連結して動作可能




© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

コンポーネントモード


各 I/O ブロックには次のものが含まれます。

- 出力ロジック
  - SDR、DDR、または高速シリアル出力ロジック
- 入力ロジック
  - SDR、DDR、または高速シリアル入力ロジック
- 遅延
  - 選択可能なきめ細かな入力遅延
- ODELAY
  - 選択可能なきめ細かな出力遅延



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

コンポーネントモードクロッキング回路



ISERDES/OSERDES コンポーネント クロックは、グローバル クロックから駆動する必要があります

クロックは、次のグローバル クロック リソースのいずれかから取得できます。

01 | BUFGCE または BUFGCE_DIV を駆動するクロック対応 I/O

02 | BUFGCE または BUFGCE_DIV を駆動する MMCM

03 | BUFGCE または BUFGCE_DIV を駆動する PLL

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ネイティブ モード


ネイティブモードは、高速パラレルインターフェイスに使用することを目的としています

- 最大 1600 Mb/s のデータ レート
- 主に DDR4 などのメモリ インターフェイスに使用されます

1つのバンクが 4バイトのグループに分割されます

- バイト グループは、1 つのユニットとして、またはニブル グループのペアとして機能します
- 各バイトグループには、2つのDBC/QBCシングルエンドまたは差動クロックピンがあります
  - 駆動力BITSLICE_CONTROL
  - メモリインタフェースのDQS端子に使用


内部クロック生成にPLLを使用



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

高速 SelectIO ウィザード

- 高速 SelectIO™ (HSSIO) は、ネイティブ モード デザインの構築に推奨されるフローです
- RX_BITSLICE、TX_BITSLICE、RXTX_BITSLICE、BITSLICE_CONTROL、および PLL ブロックを構成するソース HDL ラッパーを生成します。
- 複雑な設計を回避
  - RX のみ、TX のみ、または RX と TX の BIDIR バス方向を組み合わせて作成可能
- IP ごとに 1 つのバンクをサポート
- HSSIOウィザードは、ネイティブプリミティブを使用してインターフェースロジックの生成プロセスを容易にします



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

コンポーネント モードとネイティブ モードの比較

機能	コンポーネントモード	ネイティブ モード
スピード	最大 1250 Mb/s	最大 1600 Mb/s
クロック	グローバル クロック	専用クロック + PLL
柔軟性	High (レガシ)	スピードのために最適化
プリミティブ	ISERDES/OSERDES	BITSLICE プリミティブ
最適な用途	移行、中程度のスピード	高速 DDR インターフェイス

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

前世代との違い

新しい I/O バンク (XP5IO)

- LPDDR5 および MIPI D-PHY v1.2 に特化した独自のバンク
- 専用 PHY とバンクあたり 66 ピン

HP I/O の強化

- 専用の PHY ブロックにより、よりタイトなタイミングとより高いデータ レートを実現
- 高度な機能:クロック-データ位相アライメント、校正済み内部終端、受信CTLEイコライゼーション、プリエンファシス、およびリニアイコライゼーション

新しい標準のサポート

- HP と XP5IO の両バンクが、擬似オープンドレイン (POD) ロジック規格をサポート

インピーダンスと終端

- DCI は HP および XP5IO バンクで利用できます
- キャリブレーションされていないオンダイ終端は、HPおよびHDバンクで利用可能

電圧リファレンス (VREF)

- HP バンクでは、内部または外部の VREF が許可されています
- HD および XP5IO バンクは内部 VREF のみをサポートします

行動の変化

- IBUFDISABLE をアサートすると、相互接続ロジックの入力が '0' になります (7 シリーズ デバイスでは '1')

レシーバ オフセット キャンセル

- HP I/O バンクの一部の I/O 規格でのみ利用可能

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q コンポーネントモードのI/OリソースにおけるIDELAYおよびODELAYコンポーネントの主な機能は何ですか?

- クロック配分を制御するには
- ピンの柔軟性を提供する
- 入力信号または出力信号に調整可能な遅延を追加するには
- データレート変換に使用するには

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ I/O リソース
は、その高度なアーキテクチャ機能により、重要な高速インターフェイスの課題に効果的に対処します

02 Spartan UltraScale+ FPGA は、HP、HD、および独自の XP5IO バンクを搭載し、それぞれが性能や電圧のニーズに合わせて最適化されています

03 コンポーネント モードはレガシー オプションとして最大 1250 Mb/s のデータ レートをサポートしますが、ネイティブ モードは最大 1600 Mb/s のデータ レートで高速パラレル インターフェイス用に設計されています

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。 本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD